各學(xué)院（部）：
為深入實施創(chuàng)新驅(qū)動發(fā)展戰(zhàn)略，加快建設(shè)具有全球影響力的科技創(chuàng)新中心，根據(jù)《上海市建設(shè)具有全球影響力的科技創(chuàng)新中心“十四五”規(guī)劃》，上海市科學(xué)技術(shù)委員會特發(fā)布2024年度“科技創(chuàng)新行動計劃”集成電路領(lǐng)域基礎(chǔ)研究項目申報指南。
一、征集范圍
專題一、先進光刻
方向1：面向穩(wěn)定高功率極紫外光源生成的加速器參數(shù)自優(yōu)化研究
研究目標(biāo)：針對自由電子激光技術(shù)生成極紫外高功率光源中由加速器參數(shù)非線性誘發(fā)的光源不穩(wěn)定問題，探索新型加速器參數(shù)優(yōu)化機制，實現(xiàn)光源功率穩(wěn)定性優(yōu)于5%。
研究內(nèi)容：研究大規(guī)模復(fù)雜通信網(wǎng)絡(luò)決策優(yōu)化等理論，發(fā)展加速器全局異構(gòu)參數(shù)網(wǎng)絡(luò)自調(diào)節(jié)自優(yōu)化方法，開發(fā)加速器多參數(shù)協(xié)同優(yōu)化策略，設(shè)計可有效提升高功率極紫外光源生成穩(wěn)定性的加速器參數(shù)自優(yōu)化方案。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過1個項目，每項資助額度300萬元。
方向2：極紫外光源光束穩(wěn)定性監(jiān)測與調(diào)節(jié)研究
研究目標(biāo)：發(fā)展自由電子激光光束穩(wěn)定性在線監(jiān)測手段，形成系統(tǒng)性光束診斷和調(diào)節(jié)方案，實現(xiàn)空間檢測穩(wěn)定性優(yōu)于5μm、光強檢測精度優(yōu)于0.5%。
研究內(nèi)容：針對電子槍抖動和波蕩器失配等帶來的光源輸出不穩(wěn)定性，研究自由電子激光光束穩(wěn)定性在線監(jiān)測方法，開發(fā)光束位置、強度、光斑分布和相位穩(wěn)定性的同步綜合診斷方法，探索相應(yīng)的補償和調(diào)節(jié)機制。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過1個項目，每項資助額度300萬元。
方向3：極紫外光刻膠二次電子反應(yīng)動力學(xué)研究
研究目標(biāo)：闡明化學(xué)放大型極紫外光刻膠二次電子誘導(dǎo)光酸產(chǎn)生過程的關(guān)鍵影響因素和機制，設(shè)計在分辨率20nm、線寬粗糙度2nm條件下靈敏度優(yōu)于20mJ/cm2的光刻膠配方。
研究內(nèi)容：研究高能光子激發(fā)二次電子誘導(dǎo)光產(chǎn)酸基團（PAG）反應(yīng)出酸過程中的氣體副產(chǎn)物，測量不同PAG種類產(chǎn)酸反應(yīng)所需的二次電子能量閾值。研究保護基團與二次電子相互作用對產(chǎn)酸過程的干擾，測量保護基團與二次電子直接反應(yīng)所需的電子能量閾值和二次電子吸收率。設(shè)計相應(yīng)的高靈敏度配方。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向4：BEUV光源研究
研究目標(biāo)：研究目標(biāo)：開展下一代等離子體發(fā)光液體靶材篩選，完成基于高功率激光器的光源方案原理性驗證，實現(xiàn)帶內(nèi)輻射CE>1%、帶內(nèi)單脈沖功率輸出>20mJ。
研究內(nèi)容：基于等離子體仿真等搜尋新靶材體系，開展高Z新材料不透明度、狀態(tài)方程、激光逆韌致輻射吸收探索和能級軌道輻射譜計算，分析評估最優(yōu)輻射等離子體溫度、密度。量化分析功率、脈寬、焦斑大小等超強超短激光參數(shù)對等離子體輻射譜的影響，設(shè)計新靶材液滴發(fā)生器系統(tǒng)方案。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向5：基于多場調(diào)控的深紫外超分辨光刻研究
研究目標(biāo)：針對深紫外光刻在先進技術(shù)節(jié)點的衍射效應(yīng)限制，開發(fā)基于多場調(diào)控的深紫外波段（193nm）超分辨光刻方法，實現(xiàn)在單次曝光條件下15nm以下的曝光圖形驗證。
研究內(nèi)容：研究193nm波段材料光學(xué)特性，闡明量子效應(yīng)對其材料介電特性的理論修正。設(shè)計并搭建多場調(diào)控曝光系統(tǒng)，分析靜電等外場對納米結(jié)構(gòu)的光局域性能和光化學(xué)反應(yīng)的影響，完成曝光、顯影和圖案轉(zhuǎn)移。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向6：高分辨共聚物的精準(zhǔn)合成與自組裝研究
研究目標(biāo)：發(fā)展微相分離周期小于23nm新型共聚物的合成方法，實現(xiàn)薄膜自組裝的垂直相結(jié)構(gòu)，自組裝圖形關(guān)鍵尺寸小于10nm，單批次合成量不少于5g。
研究內(nèi)容：探索新型共聚物的合成路徑和工藝方案。闡明周期性共聚物形成特征尺寸為亞10nm特定相結(jié)構(gòu)的微相分離規(guī)律，實現(xiàn)自組裝結(jié)構(gòu)和微相分離行為的精確調(diào)控。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向7：高分辨周期性共聚物微相分離退火研究
研究目標(biāo)：開發(fā)高分辨周期性共聚物的新型退火方法，實現(xiàn)無錯位和圖形倒塌缺陷的導(dǎo)向自組裝線條和六方密排孔圖形，面積≥10μm×10μm、周期≤23nm。
研究內(nèi)容：針對高χ值共聚物玻璃態(tài)轉(zhuǎn)化溫度高于分子結(jié)構(gòu)分解溫度的問題，研究微相分離和導(dǎo)向自組裝機理，開發(fā)高通量、大面積的新型退火方案，形成垂直于襯底的層狀相和柱狀相的低缺陷周期性圖形。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過1個項目，每項資助額度300萬元。
方向8：柱狀相共聚物分離膜的分離機制研究
研究目標(biāo)：開發(fā)柱狀相嵌段聚合物離子分離膜的制備方法，制備對包括Cu2+、Fe3+、Na+、K+、Li+等金雜高效截留的嵌段共聚物分離膜，實現(xiàn)單次光刻膠純化后的金雜殘留達到ppb級，分離膜溶液滲透性≥10LMH/bar。
研究內(nèi)容：研究柱狀相共聚物的微相分離與成孔規(guī)律，發(fā)展膜孔表面功能化方法。通過對分離膜的精密構(gòu)筑，實現(xiàn)對溶液中單一/多種離子的快速篩分，建立金雜高效分離的膜通道構(gòu)筑策略，揭示不同濃度單一/多組分金雜在膜孔內(nèi)部的差異化傳遞機制，進行光刻膠純化驗證。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
專題二、未來芯片
方向1：基于低維材料的存算一體電路和芯片設(shè)計方法研究
研究目標(biāo)：構(gòu)建支持大規(guī)模低維材料器件電路仿真的緊湊模型，確立基本數(shù)字、模擬電路模塊的設(shè)計方法，探索大規(guī)模存算一體系統(tǒng)芯片的設(shè)計和驗證方法。要求支持基本的參考電流和電壓源、放大器、LDO和8種以上基本門電路，在28nm工藝條件下實現(xiàn)模型漏電流和飽和電流仿真平均誤差≤3%，器件仿真規(guī)模≥10K，存算一體系統(tǒng)芯片能效≥500TOPS/W，面積效率≥50TOPS/平方毫米。
研究內(nèi)容：研究支持低維材料器件大規(guī)模電路高精度高速仿真的緊湊級模型選擇、參數(shù)提取和模型優(yōu)化方法。根據(jù)低維材料器件的結(jié)構(gòu)和特性，研究各類基本的數(shù)字標(biāo)準(zhǔn)單元、模擬電路模塊和存算一體宏單元的設(shè)計方法，支持芯片的半定制設(shè)計和模塊擴展。針對AI等典型應(yīng)用，研究集成存算一體模塊陣列的大規(guī)模系統(tǒng)級芯片設(shè)計方法，演示驗證設(shè)計方法的有效性和低維材料器件的優(yōu)勢。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向2：存算融合的大模型訓(xùn)推一體架構(gòu)與芯片研究
研究目標(biāo)：面向Transformer大模型端側(cè)的高效訓(xùn)練與推理需求，開發(fā)基于垂直領(lǐng)域數(shù)據(jù)集的高效率訓(xùn)練與推理原型芯片，實現(xiàn)計算精度覆蓋INT4至BF16等，在28/22nm工藝下實現(xiàn)存內(nèi)計算峰值能效≥50TFLOPS/W（BF16），訓(xùn)練準(zhǔn)確率與GPU訓(xùn)練偏差小于1%。
研究內(nèi)容：研究基于存算融合的訓(xùn)推一體架構(gòu)和芯片設(shè)計，探索低秩稀疏的輕量化片上訓(xùn)練算法架構(gòu)協(xié)同設(shè)計，研制支持混合精度的存內(nèi)計算核心。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向3：基于AI的三維空間計算處理器系統(tǒng)研究
研究目標(biāo)：基于神經(jīng)渲染智能三維空間計算新范式，研發(fā)高性能、高能效處理器芯片架構(gòu)并開發(fā)原型芯片，實現(xiàn)1920×1080分辨率下30幀/秒的空間計算速度，功耗低于500毫瓦。在此基礎(chǔ)上研發(fā)相應(yīng)的高效異構(gòu)智能三維空間計算系統(tǒng)，完成示范性應(yīng)用演示。
研究內(nèi)容：探索基于神經(jīng)渲染智能三維空間計算管線，分析其計算、訪存等方面的特點，研究并行且高效的海量光線（像素）調(diào)度和處理方法，研究基于空間局部性和時間冗余性的高效片上存儲系統(tǒng)、高效率神經(jīng)渲染網(wǎng)絡(luò)計算系統(tǒng)，研發(fā)智能三維空間計算處理器芯片架構(gòu)，搭建可用于示范性應(yīng)用演示的異構(gòu)計算系統(tǒng)。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向4：三維鐵電疇壁存儲器研究
研究目標(biāo)：開發(fā)兼容CMOS工藝的鐵電疇壁集成技術(shù)，制備陣列規(guī)模大于128×128、器件良率大于90%的交叉棒存儲陣列，實現(xiàn)64Kb高性能鐵電疇壁存儲原型芯片，為三維鐵電疇壁存儲提供理論和技術(shù)支撐。
研究內(nèi)容：研究鐵電疇壁的導(dǎo)電機理和電疇調(diào)控機制，實現(xiàn)邏輯信息的快速寫入和讀出。探明鐵電界面層效應(yīng)形成機理，提出調(diào)節(jié)選通管電學(xué)特性的理論模型和實驗方法。研究基于自對準(zhǔn)工藝的小尺寸器件制備方法，提升存儲單元的一致性和工藝的穩(wěn)定性，獲得大規(guī)模且高良率的交叉棒存儲陣列，并進行可靠性測試研究。根據(jù)器件電學(xué)特性設(shè)計相應(yīng)的操作電路，開發(fā)具備完整存儲/讀取功能的鐵電疇壁存儲芯片。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過1個項目，每項資助額度300萬元。
方向5：邊緣光計算研究
研究目標(biāo)：針對邊緣應(yīng)用場景對芯片低延時的需求，建立儲備池計算芯片的全光深度架構(gòu)及集成設(shè)計方法，試制邊緣儲備池光計算樣片，實現(xiàn)芯片深度≥3層，算力≥3TOPS，時延≤50ns，實現(xiàn)200Gbps光通信信號非線性補償?shù)哪芰?，誤碼率降低50%。
研究內(nèi)容：研究邊緣儲備池計算的全光深度架構(gòu)及集成設(shè)計方法，開發(fā)深度儲備池邊緣光計算的物理模型并揭示影響其性能的關(guān)鍵物理機制。基于集成光子學(xué)平臺試制深度儲備池光計算芯片，探索其在光通信信號處理領(lǐng)域的應(yīng)用。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向6：高精度光子高速張量卷積計算研究
研究目標(biāo)：發(fā)展高精度光子高速張量卷積計算理論方法，完成張量卷積芯片架構(gòu)設(shè)計，突破片上高精度調(diào)制、高線性光放大、光子張量卷積計算芯片集成等關(guān)鍵技術(shù)，試制高精度光子高速張量卷積計算芯片樣片，實現(xiàn)片上信號光放大不低于3dB，光學(xué)鏈路插入損耗≤0dB或正增益，張量卷積計算有效精度≥8bit，時鐘頻率≥20GHz，完成典型場景應(yīng)用驗證。
研究內(nèi)容：面向智能訓(xùn)練、自動駕駛、智慧醫(yī)療等智能計算領(lǐng)域?qū)τ诟呔雀咚俾视嬎愕钠惹行枨螅槍庥嬎阈酒蠐p耗導(dǎo)致計算精度受限的共性問題，研究高精度光子高速張量卷積計算理論方法與架構(gòu)設(shè)計，實現(xiàn)片上高精度調(diào)制與高線性光放大功能。發(fā)展光子張量卷積計算芯片集成工藝，完成高精度光子高速張量卷積計算芯片樣片研制。開展芯片性能測試分析以及典型應(yīng)用場景演示驗證。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過1個項目，每項資助額度300萬元。
方向7：神經(jīng)形態(tài)學(xué)光信息存儲和處理研究
研究目標(biāo)：開發(fā)適合神經(jīng)形態(tài)學(xué)光信息存儲和處理的新型納米復(fù)合材料，結(jié)合人工智能技術(shù)，研究、研發(fā)新型神經(jīng)形態(tài)學(xué)光信息存儲和處理的理論，發(fā)展基于人工神經(jīng)網(wǎng)絡(luò)和人工智能技術(shù)的光信息編碼解碼技術(shù)，實現(xiàn)超高的信息存儲容量，神經(jīng)形態(tài)學(xué)存儲介質(zhì)的存儲等效容量達到1Pb。
研究內(nèi)容：開發(fā)基于神經(jīng)網(wǎng)絡(luò)與納米光子學(xué)的神經(jīng)形態(tài)學(xué)光信息存儲和處理技術(shù)，實現(xiàn)利用納米光子學(xué)材料和技術(shù)的低能耗、高通量、高速度的光信息存儲和處理。研發(fā)神經(jīng)形態(tài)學(xué)光存儲技術(shù)的納米光子材料（包括摻雜稀土元素的熒光納米顆粒、納米光子學(xué)憶阻材料、拓撲納米光子學(xué)材料等），實現(xiàn)基于納米光子學(xué)材料的神經(jīng)形態(tài)學(xué)的光信息在三維光存儲介質(zhì)中的編碼和解碼。開發(fā)神經(jīng)形態(tài)光存儲的多維光信息編碼算法，結(jié)合神經(jīng)形態(tài)學(xué)光存儲納米光子材料，構(gòu)建基于神經(jīng)形態(tài)光存儲技術(shù)的信息存儲與處理技術(shù)。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向8：超寬帶光電子調(diào)制與接收機理研究
研究目標(biāo)：面向AI算力中心中快速增長的光互連帶寬需求，超前部署研究3.2Tb/s高速超寬帶光互連中的關(guān)鍵技術(shù)。探索和解決高速電光調(diào)制機理、高電譜效率接收原理、高帶寬密度光場耦合、光電融合設(shè)計方法等關(guān)鍵科學(xué)問題。實現(xiàn)硅光器件3dB電光調(diào)制帶寬≥50GHz，調(diào)制電壓Vpi<5V，3dB光電探測帶寬≥50GHz。開展片上高階調(diào)制技術(shù)研究，試制硅光發(fā)射機樣片，發(fā)射樣片單波長數(shù)據(jù)率≥400Gb/s，直接檢測接收機的單波長數(shù)據(jù)率≥400Gb/s。探索高密度多通道集成和超高速率傳輸過程中的片上串?dāng)_問題，為3.2Tb/s光互連系統(tǒng)的實現(xiàn)提供支撐。
研究內(nèi)容：基于硅光平臺設(shè)計和研制高速超寬帶光發(fā)射與接收關(guān)鍵器件，突破電光調(diào)制效率與傳輸損耗、光電響應(yīng)度與探測帶寬等內(nèi)秉矛盾，試制高速光發(fā)射和高電譜效率接收機樣片、高帶寬密度光接口器件，實驗驗證光收發(fā)芯片互連性能并進行誤碼率測試。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過1個項目，每項資助額度300萬元。
方向9：高速無損光交換架構(gòu)與動態(tài)重構(gòu)機制研究
研究目標(biāo)：發(fā)展大容差異質(zhì)集成器件設(shè)計技術(shù)、高性能異質(zhì)集成工藝、大規(guī)模光交換架構(gòu)設(shè)計方法，驗證具備一定規(guī)模的無損光交換架構(gòu)，光交換架構(gòu)中光開關(guān)陣列規(guī)?！?span lang="EN-US">8×8，開關(guān)插損≤0dB，開關(guān)串?dāng)_≤-25dB，開關(guān)響應(yīng)時間≤10ns，交換功耗≤5W。
研究內(nèi)容：面向人工智能對于高速低功耗光交換的需求，針對硅基高速光交換陣列損耗大、規(guī)模小的問題，開展異質(zhì)集成無損耗高速光交換關(guān)鍵技術(shù)研究。研究大容差異質(zhì)集成光開關(guān)器件設(shè)計原理、多材料界面間黏結(jié)力高效大范圍調(diào)控機理、大規(guī)模光交換架構(gòu)設(shè)計、光電融合低功耗光交換方法等關(guān)鍵科學(xué)問題，發(fā)展硅與III/V異質(zhì)集成大容差設(shè)計方法、陣列片上光放大器異質(zhì)集成工藝和高密度光電共封裝工藝，開展具有一定規(guī)模的無損光交換技術(shù)探索和架構(gòu)實現(xiàn)研究，為數(shù)據(jù)中心和高性能計算提供新的解決方案。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過1個項目，每項資助額度300萬元。
方向10：薄膜鈮酸鋰非線性光子學(xué)研究
研究目標(biāo)：探索薄膜鈮酸鋰片上重要微納結(jié)構(gòu)及器件制備技術(shù)路線及工藝方案，研制高效率片上非線性器件，薄膜鈮酸鋰波導(dǎo)通信波段處傳輸損耗≤0.3dB/cm，微腔品質(zhì)因子≥106，刻蝕深度≥1μm，馬赫曾德調(diào)制器調(diào)制效率≤2V·cm，周期極化波導(dǎo)倍頻效率≥400%/W·cm，絕對轉(zhuǎn)化效率≥50%@1W，進行非線性頻率轉(zhuǎn)換等應(yīng)用驗證。
研究內(nèi)容：針對干法刻蝕薄膜鈮酸鋰微觀機理和鐵電薄膜疇工程動力學(xué)過程中的難題，開展鈮酸鋰刻蝕微觀損傷機理及晶格恢復(fù)機制、微納尺度下光與物質(zhì)相互作用原理、弱光高效非線性增強方法等研究，研究鈮酸鋰光折變效應(yīng)及直流漂移問題抑制方法、薄膜鈮酸鋰疇工程動力學(xué)過程以及微納疇結(jié)構(gòu)制備技術(shù)等，開展微納尺度下光與物質(zhì)相互作用研究，研制低傳輸損耗光波導(dǎo)、高品質(zhì)微腔、低插損低驅(qū)壓電光調(diào)制器和高效率片上非線性頻率變換器件，進行非線性光學(xué)應(yīng)用驗證。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向11：硅基二維材料異質(zhì)集成研究
研究目標(biāo)：發(fā)展硅基二維材料異質(zhì)集成工藝，開展硅基二維材料異質(zhì)集成光電子器件制備，單元器件性能指標(biāo)偏差≤15%。開展異質(zhì)集成光計算單元和光探測單元的研制，光計算單元損耗≤0.1dB，權(quán)重記憶具有非揮發(fā)性，位數(shù)≥4bits，擦寫速度≤50ns，權(quán)重更新功耗達到pJ量級，關(guān)鍵問題計算準(zhǔn)確度≥95%。光探測單元接收器件響應(yīng)度≥0.5A/W，可見光波段工作帶寬≥1GHz，通訊波段工作帶寬≥30GHz。
研究內(nèi)容：針對光計算、光互連等領(lǐng)域?qū)庾蛹尚酒碌膽?yīng)用需求，研究二維材料與硅基襯底之間的界面工程、異質(zhì)結(jié)構(gòu)電學(xué)和光學(xué)性能、異質(zhì)集成微納器件中二維材料與硅基微結(jié)構(gòu)相互作用機制等，發(fā)展高性能二維材料與硅基異質(zhì)集成工藝，制備具有優(yōu)異性能和新穎功能的硅基二維材料異質(zhì)集成光電子器件單元，開展典型應(yīng)用示范。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
專題三、先進器件與材料
方向1：二維材料低缺陷大面積生長研究
研究目標(biāo)：針對二維材料在集成電路先進技術(shù)節(jié)點中的產(chǎn)業(yè)化應(yīng)用前景，揭示MoS2、WSe2等4英寸單晶和12英寸二維材料薄膜生長機理和最佳工藝實現(xiàn)方法。制備12英寸二維材料薄膜，要求隨機49個區(qū)域單元拉曼光譜峰差標(biāo)準(zhǔn)偏差小于0.8cm-1，頂柵晶體管場效應(yīng)遷移率≥50cm2/V·s，電流開關(guān)比≥108，300K溫度下的亞閾值擺幅≤70mV/dec。
研究內(nèi)容：研究4英寸單晶和12英寸單層二維材料薄膜CVD合成中的低缺陷大面積生長機理，探究前驅(qū)體分子對二維材料薄膜生長工藝窗口、生長速率、生長面積、缺陷率的影響機制，探索界面工程、退火工藝等對二維材料薄膜生長面積、缺陷率、電學(xué)特性的影響規(guī)律，開發(fā)4英寸單晶和12英寸低缺陷二維材料薄膜的制備工藝。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過1個項目，每項資助額度300萬元。
方向2：鉿基薄膜極化機制和k值提升研究
研究目標(biāo)：發(fā)展鉿基高k介質(zhì)薄膜的k值和耐久性提升方法，實現(xiàn)鉿基高k薄膜0.6V工作電壓下k值≥60，鉿基鐵電薄膜矯頑電場≤0.6MV/cm、0.6V工作電壓下2Pr≥20C/cm2。
研究內(nèi)容：針對鉿基高k介質(zhì)薄膜在DRAM存儲中的應(yīng)用，建立原位熱場和原位電場晶體結(jié)構(gòu)檢測方法，探索鉿基薄膜鐵電相和反鐵電相轉(zhuǎn)變以及極化翻轉(zhuǎn)過程中的熱動力學(xué)行為。研究極化電荷動力學(xué)行為及其對k值的影響規(guī)律，建立晶體結(jié)構(gòu)和極化特性對k值調(diào)控的耦合機制?；谖锢頇C制指導(dǎo)和工藝參數(shù)調(diào)控，發(fā)展鉿基薄膜矯頑電場和工作電壓的調(diào)控方法以及k值和耐久性的提升方法，建立k值評估的可靠模型。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過1個項目，每項資助額度300萬元。
方向3：鈣鈦礦氧化物高介電常數(shù)材料與工藝研究
研究目標(biāo)：面向高介電常數(shù)材料鈦酸鍶（SrTiO3）在DRAM存儲器中的應(yīng)用前景，揭示SrTiO3薄膜的原子層沉積（ALD）成膜機制，制備基于SrTiO3介質(zhì)材料和ALD方法的金屬-絕緣體-金屬（MIM）電容結(jié)構(gòu)，實現(xiàn)等效氧化層厚度≤0.35nm，漏電流≤3×10-8A/cm2@0.8V，在深寬比為20:1的三維結(jié)構(gòu)表面臺階覆蓋率>95%。
研究內(nèi)容：研究原子層沉積工藝中SrTiO3前驅(qū)體在金屬電極表面成核的理論和實踐方法，探究前驅(qū)體分子結(jié)構(gòu)對SrTiO3生長工藝窗口、生長速率和致密性的影響機制，研究元素摻雜、界面工程、退火方式等對薄膜介質(zhì)和電學(xué)特性的影響規(guī)律，探究基于SrTiO3高介電常數(shù)材料的MIM電容器導(dǎo)電機制，探索SrTiO3基高介電常數(shù)材料在高深寬比三維結(jié)構(gòu)表面的填充工藝。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向4：基于ALD工藝的鉿基鐵電材料表征與器件性能提升研究
研究目標(biāo)：發(fā)展鉿基鐵電薄膜和器件的微觀缺陷/結(jié)構(gòu)動態(tài)表征方法，實現(xiàn)空間分辨優(yōu)于80pm的鉿基鐵電相原子結(jié)構(gòu)動態(tài)變化表征，發(fā)展鉿基鐵電薄膜納米晶結(jié)構(gòu)調(diào)控方法，實現(xiàn)薄膜鐵電相占比≥90%，剩余極化強度2Pr≥70μC/cm2，極化衰減≤10%@125℃/10小時，循環(huán)特性≥1010@125℃。
研究內(nèi)容：開發(fā)高空間分辨率原位外場表征技術(shù)和高能量分辨率譜學(xué)技術(shù)，研究原子尺度動態(tài)ALD工藝鉿基鐵電薄膜的相/疇/缺陷/界面等對極化特性的影響機制。研究ALD工藝中鉿基鐵電薄膜的結(jié)構(gòu)織構(gòu)化方法以及鐵電相/取向調(diào)控方法，鐵電相比例和剩余極化強度提升方法。在原位溫度場下研究器件的喚醒/疲勞/印記效應(yīng)等，研究微觀結(jié)構(gòu)下的高溫性能退化機制，設(shè)計性能優(yōu)化與可靠性提升策略。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
專題四、面向集成電路的人工智能應(yīng)用
方向1：面向集成電路前道量檢測成像的語義分割大模型研究
研究目標(biāo)：針對集成電路前道量檢測工序?qū)π屎途鹊男枨螅邪l(fā)基于AI算法的適用于量檢測電鏡設(shè)備（如CD-SEM等）成像的語義分割大模型。與傳統(tǒng)基于閾值的圖像分割算法相比，實現(xiàn)5-10倍的計算效率提升，5%-10%的分割精度提升。
研究內(nèi)容：利用集成電路前道量檢測電鏡圖像及相應(yīng)語義分割圖像數(shù)據(jù)庫進行SOTA圖像分割大模型的遷移訓(xùn)練調(diào)優(yōu)，開發(fā)小數(shù)據(jù)集條件下的數(shù)據(jù)擴容算法及主動增量學(xué)習(xí)算法，構(gòu)建適用于量檢測電鏡成像的快速交互式語義分割大模型。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向2：面向先進硅基器件的人工智能建模及參數(shù)優(yōu)化研究
研究目標(biāo)：研究基于機器學(xué)習(xí)的快速精準(zhǔn)建模方法，要求建模時間縮減到<1小時，器件電學(xué)特性以及其統(tǒng)計分布精度>95%，實現(xiàn)全自動提取>100個模型參數(shù)，模型精度>95%。
研究內(nèi)容：結(jié)合先進硅基器件的電學(xué)輸出曲線特性，研究多梯度多目標(biāo)神經(jīng)網(wǎng)絡(luò)架構(gòu)及采樣策略，建立適合先進硅基器件的人工智能建模方案。研究人工智能算法在先進硅基器件物理模型參數(shù)優(yōu)化方面的適用性，結(jié)合數(shù)學(xué)優(yōu)化降維等理論，開發(fā)具有泛化性的物理模型建模提參方法，應(yīng)用于不少于2種先進硅基器件的數(shù)據(jù)建模。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向3：面向?qū)蜃越M裝工藝的大語言模型研究
研究目標(biāo)：建立大模型高效微調(diào)框架，具備接受不同模態(tài)輸入并執(zhí)行多種任務(wù)的能力，兼容至少一種典型高分子動力學(xué)仿真模擬方案。在不少于5個典型工藝場景中完成驗證，實現(xiàn)模擬代碼生成成功率≥95%，模擬執(zhí)行與結(jié)果輸出成功率≥75%。
研究內(nèi)容：研究基于自然語言、參數(shù)問答、手繪草圖等形式對嵌段共聚物等關(guān)鍵高分子材料以及引導(dǎo)模板的關(guān)鍵參數(shù)進行定義、描述，構(gòu)建基于大語言模型的智能模擬仿真系統(tǒng)，提高導(dǎo)向自組裝工藝仿真模擬的易用性。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
專題五、先進EDA工具
方向1：面向2.5D/3D集成的先進封裝材料及器件寬頻段、寬溫區(qū)表征研究
研究目標(biāo)：研究先進封裝材料及器件寬頻段、寬溫區(qū)表征技術(shù)，構(gòu)建先進封裝材料及典型結(jié)構(gòu)/器件多物理場數(shù)據(jù)庫，開發(fā)面向先進封裝的典型器件寬頻段、寬溫區(qū)模型及工藝設(shè)計包，提高EDA設(shè)計的準(zhǔn)確性。實現(xiàn)典型材料介電常數(shù)、損耗角與實際值誤差小于10%，典型互連線特征阻抗仿真與設(shè)計誤差小于5%，設(shè)計與測試誤差小于10%。
研究內(nèi)容：研究單多模去嵌校準(zhǔn)算法和基于電容法、傳輸線法和諧振腔法等不同材料表征方法及其改進算法的帶寬局限性，探索混合去嵌建模和材料寬頻段、寬溫區(qū)表征方法，研究多步去嵌校準(zhǔn)算法、剝離算法、時域反射、頻域反射等器件特征參數(shù)準(zhǔn)確提取方法，形成表征技術(shù)與建模技術(shù)相結(jié)合修正EDA器件模型方案。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。
方向2：三維集成芯片布局布線EDA算法研究
研究目標(biāo)：面向三維集成芯片的跨尺度物理設(shè)計，研究集成芯片與三維芯片的布局布線方法，實現(xiàn)TSV和凸點布局布線與物理設(shè)計自動化算法，優(yōu)化線長3%以上。
研究內(nèi)容：圍繞三維芯片的物理實現(xiàn)，研究針對三維芯片考慮物理實現(xiàn)的工藝映射與設(shè)計劃分，研究信號完整性、跨片時序分析驅(qū)動的布線方法，形成TSV和凸點布局布線與物理設(shè)計自動化算法，實現(xiàn)支持自主2.5D/3D工藝的布局布線EDA算法。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。
方向3：面向2.5D+3D集成的電磁-熱-應(yīng)力多物理仿真研究
研究目標(biāo)：面向2.5D+3D集成的高性能計算芯片，研究其電磁-熱-應(yīng)力多物理仿真方法，實現(xiàn)對105量級的互連線規(guī)模、5層以上（含shielding層）金屬、芯粒邊緣布線密度不小于460IO/mm的快速建模與仿真，仿真結(jié)果相比國外成熟EDA軟件誤差小于5%，計算速度提高50%。
研究內(nèi)容：研究2.5D+3D集成芯片封裝結(jié)構(gòu)中的電磁-熱-應(yīng)力場耦合機制，分析芯粒界面耦合機制對2.5D+3D集成封裝性能的影響，開發(fā)針對超大規(guī)模計算芯片的多物理場仿真工具及系統(tǒng)-工藝協(xié)同設(shè)計EDA工具。研究2.5D+3D芯片在復(fù)雜封裝環(huán)境中的可靠性分析方法。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。
方向4：基于多智能體強化學(xué)習(xí)的集成電路設(shè)計優(yōu)化研究
研究目標(biāo)：針對復(fù)雜多模塊集成電路自動化設(shè)計需求，基于多智能體（Multi-agent）強化學(xué)習(xí)實現(xiàn)多模塊電路設(shè)計自動化，所設(shè)計電路的FOM值與傳統(tǒng)優(yōu)化算法相比提高30%以上，算法效率高于傳統(tǒng)算法。
研究內(nèi)容：針對多模塊集成電路設(shè)計特點，合理分割子電路模塊，研究多智能體強化學(xué)習(xí)中多個智能體相互作用和子電路優(yōu)化目標(biāo)自動設(shè)置的方法，研究獎勵函數(shù)的設(shè)置方案和實現(xiàn)算法魯棒性的方法。在多模塊電路原理圖的優(yōu)化設(shè)計基礎(chǔ)上，進一步開發(fā)版圖自動設(shè)計方法。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
二、申報要求
除滿足前述相應(yīng)條件外，還須遵循以下要求：
1.項目申報單位應(yīng)當(dāng)是注冊在本市的法人或非法人組織，具有組織項目實施的相應(yīng)能力。
2.對于申請人在以往市級財政資金或其他機構(gòu)（如科技部、國家自然科學(xué)基金等）資助項目基礎(chǔ)上提出的新項目，應(yīng)明確闡述二者的異同、繼承與發(fā)展關(guān)系。
3.所有申報單位和項目參與人應(yīng)遵守科研誠信管理要求，項目負責(zé)人應(yīng)承諾所提交材料真實性，申報單位應(yīng)當(dāng)對申請人的申請資格負責(zé)，并對申請材料的真實性和完整性進行審核，不得提交有涉密內(nèi)容的項目申請。
4.申報項目若提出回避專家申請的，須在提交項目可行性方案的同時，上傳由申報單位出具公函提出回避專家名單與理由。
5.所有申報單位和項目參與人應(yīng)遵守科技倫理準(zhǔn)則。擬開展的科技活動應(yīng)進行科技倫理風(fēng)險評估，涉及科技部《科技倫理審查辦法（試行）（國科發(fā)監(jiān)〔2023〕167號）第二條所列范圍科技活動的，應(yīng)按要求進行科技倫理審查并提供相應(yīng)的科技倫理審查批準(zhǔn)材料。
6.已作為項目負責(zé)人承擔(dān)市科委科技計劃在研項目2項及以上者，不得作為項目負責(zé)人申報。
7.項目經(jīng)費預(yù)算編制應(yīng)當(dāng)真實、合理，符合市科委科技計劃項目經(jīng)費管理的有關(guān)要求。
8.各研究方向同一單位限報1項。
三、申報方式
1.項目申報采用網(wǎng)上申報方式，無需送交紙質(zhì)材料。申請人通過“中國上?！遍T戶網(wǎng)站（http://www.sh.gov.cn）--政務(wù)服務(wù)--點擊“上海市財政科技投入信息管理平臺”進入申報頁面，或者直接通過域名https://czkj.sheic.org.cn/進入申報頁面：
【初次填寫】使用“一網(wǎng)通辦”登錄（如尚未注冊賬號，請先轉(zhuǎn)入“一網(wǎng)通辦”注冊賬號頁面完成注冊），進入申報指南頁面，點擊相應(yīng)的指南專題，進行項目申報；
【繼續(xù)填寫】使用“一網(wǎng)通辦”登錄后，繼續(xù)該項目的填報。
有關(guān)操作可參閱在線幫助。
2.項目網(wǎng)上填報起始時間為2024年9月27日9:00。
四、評審方式
采用第一輪通訊評審、第二輪見面會評審方式。
五、咨詢電話
服務(wù)熱線：8008205114（座機）、4008205114（手機）
本校安排：
請依托本校申報的老師，于10月15日16：00前完成網(wǎng)上申報并提交，逾期后填報項目不予以受理。
聯(lián)系人：詹偉
聯(lián)系電話：55274272
郵箱：usstkjc@126.com
科技發(fā)展研究院
2024年9月20日
